FACULTAD DE DEFENSA NACIONAL (FADENA)

LICENCIATURA EN CIBERDEFENSA

ASIGNATURA: TECNOLOGÍA OPERATIVA (2026)

GUÍA DE ACTIVIDADES PRÁCTICAS

UNIDAD 2: CONTROLADORES Y LÓGICA DE AUTOMATIZACIÓN

Herramientas Gratuitas Web y Descargables

ACTIVIDAD PRÁCTICA N° 5

SIMULACIÓN DE CICLO DE SCAN, TABLA IMAGEN Y VECTORES DE ATAQUE EN PLC

Documento de Cátedra N° 5 — El PLC: Arquitectura y Ciclo de Operación

1. Datos de la Actividad

Atributo	Detalle
Asignatura	Tecnología Operativa
Unidad / Documento	Unidad 2 — Documento de Cátedra N° 5
Duración estimada	75 minutos
Modalidad	Individual o en parejas
Herramienta principal	PLC Fiddle (https://www.plcfiddle.com/)
Herramienta alternativa	OpenPLC Editor (Descargable, requiere instalación)
Tipo de herramienta	Web — Completamente gratuita, sin registro obligatorio
Prerequisito	Lectura comprensiva del Documento de Cátedra N° 5

2. Objetivo General

Verificar experimentalmente la lógica de funcionamiento del Controlador Lógico Programable (PLC), simulando la separación entre el estado físico y la "Tabla Imagen", para comprender cómo un atacante puede explotar vulnerabilidades de temporización (Race Condition) y manipular los modos de operación (RUN/STOP) para ejecutar ataques de Denegación de Servicio físico, análogos al incidente de Ucrania 2015.

---

3. Objetivos Específicos

- Construir una lógica básica de control (enclavamiento) en un entorno simulado para visualizar el flujo de ejecución.
- Simular la diferencia entre el estado de un sensor físico y su valor almacenado en la Tabla Imagen de Datos (Data Memory).
- Ejecutar conceptualmente un ataque de "Condición de Carrera" (Race Condition) forzando variables en memoria.
- Evaluar el impacto en la Disponibilidad (tríada AIC) al simular un cambio forzado al modo STOP.
- Analizar indicadores de compromiso a nivel de Firmware (aumento del Scan Time).

---

4. Herramienta: PLC Fiddle

¿Qué es PLC Fiddle?

PLC Fiddle es un simulador web gratuito que permite crear y probar lógica de contactos (Ladder Diagram) directamente en el navegador. Resulta ideal para comprender cómo la CPU del PLC lee variables (entradas), ejecuta la lógica de arriba hacia abajo y actualiza otras variables (salidas). Aunque simplifica el hardware, permite visualizar perfectamente el concepto de "Tabla Imagen", ya que el usuario puede forzar (Force) el valor de las variables en memoria independientemente de la lógica, emulando así la inyección de datos de un atacante.

URL: https://www.plcfiddle.com/

---

5. Procedimiento Paso a Paso

PARTE A — Construcción del Circuito Base (Bomba de Agua)

Paso	Acción
1	Abrir https://www.plcfiddle.com/ en el navegador.
2	En el panel izquierdo (Variables), hacer clic en el botón `"+"` para crear tres variables de tipo booleano (Boolean): 1. Sensor_Nivel (Entrada física) 2. Bomba_Principal (Salida física) 3. Alarma_Desborde (Salida física)
3	En el área de trabajo central (Main), armar la siguiente lógica arrastrando los bloques desde el menú superior (Contacts / Coils):

Paso	Acción
	• **Renglón 1:** Contacto Normalmente Abierto (NO) asignado a Sensor_Nivel $\rightarrow$ Bobina (Coil) asignada a Bomba_Principal. • **Renglón 2:** Contacto Normalmente Cerrado (NC) asignado a Sensor_Nivel $\rightarrow$ Bobina (Coil) asignada a Alarma_Desborde.
4	**Observación de Estado Base:** Sin activar nada, observe el estado de las salidas. Registre qué salida está activa por defecto en la Tabla 1.

PARTE B — El Ciclo de Scan y la Tabla Imagen

Paso	Acción
1	En el panel de Variables (izquierda), haga clic sobre el valor "False" de la variable Sensor_Nivel para cambiarlo a "True" (simulando que el sensor físico detectó agua y el *Input Scan* actualizó la Tabla Imagen).
2	Observe la reacción instantánea en el programa (*Logic Scan*) y el cambio en las salidas (*Output Scan*). Registre el nuevo estado en la Tabla 1.
3	Reflexión técnica: En este momento, la CPU no está leyendo el sensor real en el exterior, está leyendo la variable booleana almacenada en su memoria de datos interna (Tabla Imagen).

PARTE C — Simulación de Ataque: Condición de Carrera (Race Condition)

Paso	**Acción**
1	Mantenga el Sensor_Nivel en "True" (agua detectada, bomba encendida).
2	**Simulación del Ataque:** Un adversario ha logrado acceso a la red OT y, mediante el protocolo Modbus TCP (sin cifrado), inscribe un valor directamente en el bloque de memoria de la Tabla Imagen correspondiente al sensor. • En PLC Fiddle, simule esto haciendo clic en el botón de candado (Force) junto a Sensor_Nivel y fuércelo a "False".
3	Observe el resultado. El sensor físico sigue inundado (debería ser True), pero la memoria fue inyectada con un valor falso. ¿Qué sucede con la Bomba_Principal? Registre el impacto físico de este ciberataque en la Tabla 2.

PARTE D — El Comando STOP (Caso Ucrania 2015)

Paso	**Acción**
1	El ataque a Ucrania (BlackEnergy) no borró el programa, simplemente envió el comando STOP a la CPU.
2	En la barra superior de PLC Fiddle, presione el botón verde **"Pause"** (Simula el paso de modo RUN a modo STOP).

Paso	Acción
3	Con el sistema en pausa (STOP), intente cambiar el estado del Sensor_Nivel repetidas veces. Observe las bobinas de salida. ¿Responden al cambio?
4	Registre en la Tabla 3 qué principio fundamental de seguridad OT se vulnera en este estado.

---

6. Tablas de Registro

Tabla 1: Operación Normal (Ciclo de Scan Legítimo)

Estado del Sensor Físico (Input Scan)	Variable Sensor_Nivel en Tabla Imagen	Estado de Bomba_Principal	Estado de Alarma_Desborde
Seco (False)			
Inundado (True)			

Tabla 2: Ataque sobre la Tabla Imagen (Race Condition)

Estado Físico REAL del Sensor	Valor FORZADO por el Atacante en Tabla Imagen	Reacción de la CPU (Resultado en Actuadores)	Impacto Cinético en la Planta
Inundado (El agua está subiendo)	False (Inyectado entre Input y Logic Scan)		

Tabla 3: Modo STOP (Caso Ucrania)

Acción del Operador Local	**Estado de la CPU**	**¿Se ejecutan las salidas?**	**Letra de la tríada AIC vulnerada**
Activa/Desactiva sensor de emergencia	STOP		

---

7. Cuestionario de Cierre

Responda fundamentando sus argumentos estrictamente con la teoría desarrollada en el **Documento de Cátedra N° 5**:

1. **Diseño y Vulnerabilidad:** Explique con sus propias palabras por qué la decisión arquitectónica de usar una "Tabla Imagen" en lugar de leer los sensores directamente en tiempo real garantiza el *Determinismo Temporal*, pero a la vez abre la puerta a ataques de *Race Condition*.
2. **Caso Ucrania (BlackEnergy):** Basándose en la simulación de la Parte D, justifique por qué forzar a un PLC al modo STOP remoto es considerado un ataque devastador a la **Disponibilidad**, superando en prioridad a la Confidencialidad en entornos OT.
3. **Análisis Forense (Scan Time):** Durante una auditoría en una refinería, usted nota que el *Scan Time* (Tiempo de barrido) de un PLC principal aumentó sostenidamente de 15 ms a 85 ms, a pesar de que los ingenieros de planta no han modificado la Memoria de Programa (código Ladder). Descartando fallas de hardware, ¿qué tipo de ataque a nivel de Memoria de Sistema (Firmware) podría estar ocurriendo y qué busca este vector (Phlashing)?

---

8. Criterios de Evaluación

Criterio de Evaluación	**Ponderación**	**Indicador de logro verificable**
Construcción y Registro Base (Tablas 1 y 2)	20%	Tablas completadas correctamente reflejando el comportamiento lógico del simulador.
Análisis de Vulnerabilidad (Pregunta 1)	30%	Relaciona correctamente la "Tabla Imagen" con el determinismo y la inyección de datos falsos.
Aplicación Doctrinaria AIC (Tabla 3 y Pregunta 2)	25%	Identifica y fundamenta la Disponibilidad (Availability) como el

Criterio de Evaluación	Ponderación	Indicador de logro verificable
		objetivo principal del modo STOP (Caso Ucrania).
Diagnóstico Forense / Firmware (Pregunta 3)	25%	Diferencia correctamente un ataque a la Memoria de Programa de un ataque al Firmware (RTOS / Scan Time).

Versión y Créditos

Guía de Actividades Prácticas — Unidad 2 — Versión 1.0 — FADENA — 2026 Asignatura: Tecnología Operativa | Licenciatura en Ciberdefensa Todas las herramientas son gratuitas y de uso educativo libre. Verificar disponibilidad de URLs antes de cada clase.